軟板廠了解到，隨著高頻高速電子產(chǎn)品的快速發(fā)展，信號傳輸過程更容易出現(xiàn)反射、串擾等信號完整性問題，且頻率越高、傳輸速率越快，信號損耗越嚴重，如何降低信號在傳輸過程中的損耗、保證信號完整性是高頻高速PCB發(fā)展中的巨大挑戰(zhàn)。

在高速PCB設計中，阻抗匹配顯得尤為重要，為減少在高速信號傳輸過程中的反射現(xiàn)象，必須在信號源、接收端以及傳輸線上保持阻抗的匹配。

一般而言，單端信號線的阻抗取決于它的線寬以及與參考平面之間的相對位置。特性阻抗要求的差分對間的線寬/線距則取決于選擇的PCB疊層結構。

柔性電路板廠了解到，由于最小線寬和最小線距是取決于PCB類型以及成本要求，受此限制，選擇的PCB疊層結構必須能實現(xiàn)板上的所有阻抗需求，包括內(nèi)層和外層、單端和差分線等。對于PCB工廠而言，有阻抗線的板我們俗稱為阻抗板。

阻抗影響因素
 

在高速PCB的設計中，有經(jīng)驗的工程師，對PCB材料及工藝制程有一定的了解，知道影響阻抗的相關參數(shù)，會提前通過阻抗軟件，如Si9000或華秋DFM，選擇相應的阻抗模型進行阻抗計，從而得出PCB的阻抗匹配。但是真正要做到預計的特性阻抗或實際控制在預計的特性阻抗值的范圍內(nèi)（常規(guī)是±10%以內(nèi)），只有通過PCB生產(chǎn)加工過程的管理與控制才能達到。

從PCB制造的角度來講，影響阻抗的關鍵因素主要有：

介質(zhì)厚度（h）： 增加介質(zhì)厚度可以提高阻抗，降低介質(zhì)厚度可以減小阻抗；對多層板而言，介質(zhì)厚度取決于PP片及芯板的厚度。

線寬（w）：阻抗與線寬成反比，線寬越大，阻抗越小。一般而言，阻抗線在生產(chǎn)過程中線寬公差要控制到5%-10%

銅厚（t）：減小線厚可增大阻抗，增大線厚可減小阻抗，線的完成銅厚，跟選用的基材銅箔及電鍍過程有關。

介電常數(shù)（Er）：不同的板材，介電常數(shù)會有區(qū)別。增加介電常數(shù)，可減小阻抗，減小介電常數(shù)可增大阻抗。

阻焊厚度（c）：印上阻焊會使外層阻抗減少。正常情況下印刷一遍阻焊可使單端下降2歐姆，可使差分下降8歐姆，印刷2遍下降值為一遍時的2倍，當印刷3次以上時，阻抗值不再變化。

從以上因素可以看出，受限于電子產(chǎn)品的外觀、線路導通、信號穩(wěn)定性及散熱性能等影響，一般而言，工程師設計出的PCB，層數(shù)、板厚、銅厚、尺寸相對是固定的，從而可看出生產(chǎn)出的PCB阻抗要與設計的阻抗匹配，并控制公差在±10以內(nèi)，可調(diào)整的參數(shù)主要是線寬、芯板銅箔厚度、PP片介電常數(shù)、及疊層結構。

疊層設計基本原則
 

FPC廠了解到，對于PCB板廠，一般會跟2-3家材料品牌廠家合作，選擇幾種類型的PP，及芯板銅箔做為PCB的原材料，根據(jù)工廠的制程能力、生產(chǎn)工藝來做疊層設計，并匹配相應阻抗。通常而言，不同的疊層結構，可做多種阻抗匹配，最終選用哪種阻抗匹配，取決于PCB布線是否合理、信號之間干擾大小等等，也受限于最終的PCB成本，線寬過小，埋盲孔等都會影響最終的成本。